Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-257940

(43) Date of publication of application: 21.09.2001

(51)Int.Cl. H04N 5/335

H01L 27/148 H04N 5/225

(21)Application number: 2000-069154 (71)Applicant: OLYMPUS OPTICAL CO LTD


(22)Date of filing: 13.03.2000 (72)Inventor: MORI KEIICHI

YOSHIDA HIDEAKI

(54) IMAGE PICKUP DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide pixel addition driving without picture quality deterioration by preventing the occurrence of a pseudo signal (horizontal over-noise) with pixel addition driving. SOLUTION: As a driving mode for controlling the read of pixel charges from a CCD imaging device 105, a driving mode control part 201 has an ordinary driving mode and an n-addition driving mode. Under the control of an overflow level setting part 202, the setting value of a substrate bias voltage VSUB for determining the overflow level of a charge storage part in the CCD imaging device 105 is set to values different at the time of ordinary driving mode and n-addition driving mode. Therefore, at the time of n-



addition driving mode, the overflow level of the charge storage part is set lower than the time of ordinary driving mode, for example. Thus, even at the time of the n-addition driving mode, the input of over charges to a horizontal transfer path can be suppressed and the occurrence of the pseudo signal (horizontal over-noise) can be prevented.

LEGAL STATUS

[Date of request for examination] 20.09.2001

[Date of sending the examiner's decision of rejection]

Searching PAJ Page 2 of 2

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3639491

[Date of registration] 21.01.2005

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-257940 (P2001-257940A)

(43)公開日 平成13年9月21日(2001.9.21)


(51) Int.Cl. ⁷	識別記号	FI	テーマコード(参考)	
H 0 4 N 5/33	35	H 0 4 N 5/335	P 4M118	
			F 5C022	
H01L 27/14	18	5/225	Z 5 C 0 2 4	
H 0 4 N 5/225	25	H01L 27/14	В	
		審査請求 未請求	請求項の数4 OL (全 7 頁)	
(21)出願番号	特願2000-69154(P2000-69154)	(71)出願人 000000376	000000376	
		オリンパ	ス光学工業株式会社	
(22) 出顧日	平成12年3月13日(2000.3.13)	東京都渋谷区幡ヶ谷2丁目43番2号		
		(72)発明者 森 圭一		
		東京都渋	谷区幡ヶ谷2丁目43番2号 オリ	
		ンパス光	学工業株式会社内	
		(72)発明者 吉田 英	明	
		東京都渋	谷区幡ヶ谷2丁目43番2号 オリ	
		ンパス光	学工業株式会社内	
		(74)代理人 100058479	9	
		弁理士 (鈴江 武彦 (外4名)	
			最終頁に続く	
			其次下下 只 1 一	

(54) 【発明の名称】 撮像装置

(57)【要約】

【課題】画素加算駆動に伴う擬似信号(水平カブリノイズ)の発生を防止し、画質劣化の無い画素加算駆動の実現を図る。

【解決手段】駆動モード制御部201はCCD撮像素子105からの画素電荷の読み出しを制御するための駆動モードとして、通常駆動モードと、n加算駆動モードとを有している。CCD撮像素子105における電荷蓄積部のオーバーフローレベルを定める基板バイアス電圧VSUBの設定値は、オーバーフローレベル設定部202の制御により、通常駆動モード時とn加算駆動モード時とで異なる値に設定される。したがって、例えば電荷蓄積部のオーバーフローレベルをn加算駆動モード時には通常駆動モード時よりも低く設定しておくことにより、n加算駆動モード時においても水平転送路への過剰電荷の入力を抑制することが可能となり、擬似信号(水平カブリノイズ)の発生を防止することができる。



1

【特許請求の範囲】

【請求項1】 固体撮像素子と、前記固体撮像素子を駆 動する駆動手段と、前記固体撮像素子の基板バイアス電 圧VSUBの設定値を制御することにより、前記基板バ イアス電圧VSUBの設定値に対応して定まる電荷蓄積 部のオーバーフローレベルを可変設定するオーバーフロ ーレベル設定手段と、前記駆動手段により画素電荷を出 力信号として読み出す際に前記撮像素子の各画素電荷を 個別に読み出す通常駆動モードおよび前記撮像素子の各 画素電荷を垂直方向に所定数nだけ加算して読み出すn 加算駆動モードで読み出すことが可能な読み出し制御手 段とを具備し、

前記オーバーフローレベル設定手段は、前記読み出し制 御手段による読み出しが前記通常駆動モードである場合 と前記n加算駆動モードである場合とで前記基板バイア ス電圧VSUBを異なる設定値に制御することを特徴と する撮像装置。

【請求項2】 固体撮像素子と、前記固体撮像素子を駆 動する駆動手段と、前記固体撮像素子の基板バイアス電 圧VSUBの設定値を制御することにより、前記基板バ 20 のである。 イアス電圧VSUBの設定値に対応して定まる電荷蓄積 部のオーバーフローレベルを可変設定するオーバーフロ ーレベル設定手段と、前記駆動手段により画素電荷を出 力信号として読み出す際に前記撮像素子の各画素雷荷を 垂直方向に所定数 n だけ加算して読み出す n 加算駆動モ ードで読み出すことが可能な読み出し制御手段とを具備 し、

前記オーバーフローレベル設定手段は、前記読み出し制 御手段による読み出しにおけるnの値に応じて、前記基 板バイアス電圧VSUBを異なる設定値に制御すること を特徴とする撮像装置。

【請求項3】 前記オーバーフローレベル設定手段によ る、前記基板バイアス電圧VSUBの設定値の制御は、 前記固体撮像素子の電荷蓄積部のオーバーフローレベル と水平転送路の飽和レベルとの相対関係に基づいて行わ れるものであることを特徴とする請求項1または2記載 の撮像装置。

【請求項4】 前記固体撮像素子に関する基板バイアス 電圧VSUBの設定値に対する前記電荷蓄積部のオーバ ーフローレベルの変化特性の実測値に基づいて生成され た、前記n加算駆動モードにおける前記基板バイアス電 圧VSUBの設定値に関する調整情報が予め記憶されて いる記憶手段をさらに具備し、

前記オーバーフローレベル設定手段は、前記記憶手段の 調整情報に基づいて前記n加算駆動モードにおける前記 基板バイアス電圧VSUBの設定値を制御することを特 徴とする請求項1または2記載の撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はCCD等の固体撮像

素子を用いた撮像装置に関し、特に特殊駆動によって画 素加算を行う撮像装置に関する。

[0002]

【従来の技術】近年、CCD等の固体撮像素子を用いた 電子カメラが種々開発されている。電子カメラにおいて は、CCD撮像素子によって被写体像を光電変換するこ とによって撮像画像信号が得られる。ССD撮像素子か らの画素電荷の読み出しには、通常は各画素電荷をライ ン毎に個別に読み出すという駆動方式が用いられるが、 これ以外にも他の各種特殊駆動が用いられている。

【0003】代表的特な殊駆動の一例としては、高速・ 高感度読み出しのための駆動方式である「n倍速垂直加 算駆動(n加算駆動)」が知られている。このn加算駆 動は毎回の水平(H)ブランキング期間毎に垂直(V) 転送路から水平転送路に転送する画素数(転送クロック 数)を通常の1ではなく2以上の整数値nとすること で、 n 画素分(n ライン分) の電荷を水平転送路に順次 転送し、そして水平転送路で加算されたn画素分(nラ イン分)の電荷を1画素(1ライン)として読み出すも

【0004】これにより、1画面に対応する垂直ライン 数は 1 / n となるので、結果的に 1 画面の読み出し時間 が1/nとなり、高速読み出しが可能となる。また転送 時の電荷加算によって電荷量がn倍に増大するので、そ れに対応した感度増大効果が得られるという特徴を持 つ。

[0005]

30

【発明が解決しようとする課題】しかし、上述のような 「n加算駆動」を行った場合には、感度増大効果は得ら れるが、高輝度被写体を撮像した場合にはこれに際して 水平方向に白筋状の擬似信号(ブルーミングやスミアの ようなカブリノイズ)を生ずるという新たな画質劣化を 伴う場合がある。この現象について以下に説明する。

【0006】電荷が加算される水平転送路の飽和レベル (転送可能な最大電荷量) が無限にあれば問題は無い が、実際にはこれは有限である。この飽和レベルをSa t Hと記す。Sat Hは通常の場合、非n加算駆動であ る通常駆動の状態における光電変換部の飽和レベルに対 応できるように設計されている。光電変換部の飽和レベ ルとは換言すればその電荷蓄積部のオーバーフローレベ ルであって、これを超える光電荷が発生してもオーバー フロードレインに排出されてしまい蓄積されない。この オーバーフローレベルOFLは後述する基板バイアス電 圧VSUBの設定値によって可変できるが、OFLを高 くしすぎるとブルーミングが発生し易くなるため、通常 はブルーミング特性上の許容限界の範囲でなるべく高く なるように設定されるものである。

【0007】すなわち、上記水平転送路の飽和レベルS a t Hは電荷蓄積部のOFLの標準的設定に対して若干 の設計余裕あるいは調整余裕を見込んだ程度の値となっ

ているのが一般的であり、それ以上にはなっていない。 記号的に書けば S a t $H=k\times O$ F L $(k=1, 1\sim 1, 5$ 程度、但し理論的な下限値は 1) ということになっている。

【0008】従って「n加算駆動」を行なったとすれば、画素信号は加算によってn倍になり S a t Hを超える電荷が水平転送路に入力されてしまう。具体的には 1 画素当たりの加算前の電荷量が S a t H / n (<0 F L)を超える場合に関してこれが生じる。このような過剰電荷の入力があったとしても、水平転送路に充分な過剰電荷対策(例えばオーバーフロードレインの設定など)がされていれば単に S a t Hでクリップされるだけで問題とはならないが、現実の C C D 撮像素子においてはこの水平転送路の過剰電荷対策が不充分なものが存在しており、このため過剰電荷は水平転送路の隣接した領域に溢れ出てしまうため水平ラインに沿ってブルーミングと同様のカブリ現象を生じてしまうものであった。

【0009】本発明は上述の事情に鑑みてなされたものであり、画素加算駆動に伴う擬似信号(水平カブリノイズ)の発生を防止し、画質劣化の無い画素加算駆動を実現し得る撮像装置を提供することを目的とする。

[0010]

【課題を解決するための手段】上述の課題を解決するた め、本発明の撮像装置は、固体撮像素子と、前記固体撮 像素子を駆動する駆動手段と、前記固体撮像素子の基板 バイアス電圧VSUBの設定値を制御することにより、 前記基板バイアス電圧VSUBの設定値に対応して定ま る電荷蓄積部のオーバーフローレベルを可変設定するオ ーバーフローレベル設定手段と、前記駆動手段により画 素電荷を出力信号として読み出す際に前記撮像素子の各 画素電荷を個別に読み出す通常駆動モードおよび前記撮 像素子の各画素電荷を垂直方向に所定数nだけ加算して 読み出す

加算駆動モードで読み出す

ことが可能な読み 出し制御手段とを具備し、前記オーバーフローレベル設 定手段は、前記読み出し制御手段による読み出しが前記 通常駆動モードである場合と前記n加算駆動モードであ る場合とで前記基板バイアス電圧VSUBを異なる設定 値に制御することを特徴とする。

【0011】本撮像装置においては、電荷蓄積部のオーバーフローレベルを定める基板バイアス電圧VSUBの 40 設定値を、通常駆動モード時とn加算駆動モード時とで異なる値に制御するというVSUB可変制御が行われる。したがって、例えば電荷蓄積部のオーバーフローレベルをn加算駆動モード時には通常駆動モード時よりも低く設定しておくことにより、n加算駆動モード時においても水平転送路への過剰電荷の入力を抑制することが可能となり、擬似信号(水平カブリノイズ)の発生を防止することができる。

【0012】また、n加算駆動モードにおけるnの値に応じて基板バイアス電圧VSUBを異なる設定値に制御

するという構成を採用することにより、例えば2画素加算、4画素加算、8画素加算、……それぞれに応じた最適なオーバーフローレベルの調整を行うことが可能となる。

【0013】また、オーバーフローレベル設定手段による基板バイアス電圧VSUBの設定値の制御は、電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係に基づいて行うことが好ましい。これにより、必要以上に電荷蓄積部のオーバーフローレベルを下げることが無くなり、それによる不具合の発生を防止することができる。

【0014】さらに、基板バイアス電圧VSUBの設定値に対する電荷蓄積部のオーバーフローレベルの変化特性は固体撮像素子毎に異なることがあるので、使用する固体撮像素子に関する変化特性の実測値に基づいて予め生成された、n加算駆動モードにおける基板バイアス電圧VSUBの設定値に関する調整情報を記憶手段に記憶しておき、その調整情報に基づいて前記n加算駆動モードにおける前記基板バイアス電圧VSUBの設定値を制御することが好ましい。これにより、より適切なオーバーフローレベルの制御を実現できる。

[0015]

【発明の実施の形態】以下、図面を参照して本発明の実施形態を説明する。図1には、本発明の一実施形態に係わる撮像装置の構成が示されている。ここでは、デジタルカメラとして実現した場合を例示して説明することにする。

【0016】図中101は各種レンズからなるレンズ系、102はレンズ系101を駆動するためのレンズ駆動機構、103はレンズ系101の絞りを制御するための露出制御機構、104はローパスおよび赤外カット用の光学フィルタ、105は色フィルタ付きのCCDカラー撮像素子、106は撮像素子105を駆動するためのCCDドライバ、107はA/D変換器等を含むプリプロセス回路、108は色信号生成処理、マトリックス変換処理、その他各種のデジタル処理を行うためのデジタルプロセス回路、109はカードインターフェース、110はメモリカード、111はLCD画像表示系を示している。

【0017】また、図中の112は各部を統括的に制御するためのシステムコントローラ(CPU)、113は各種操作ボタンからなる操作スイッチ系、114は操作状態及びモード状態等を表示するための操作表示系、115は発光手段としてのストロボ、116はレンズ駆動機構102を制御するためのレンズドライバ、117はストロボ115および露出制御機構103を制御するための露出制御ドライバ、118は各種設定情報等を記憶するための不揮発性メモリ(EEPROM)を示している。

【0018】本実施形態のデジタルカメラ100におい

20

ては、システムコントローラ112が全ての制御を統括的に行っており、CCDドライバ106によりCCD撮像素子105の駆動を制御して露光(電荷蓄積)及び信号の読み出しを行い、それをプリプロセス回路107を介してデジタルプロセス回路108に取込んで、各種信号処理を施した後にカードインターフェース109を介して着脱可能なメモリカード110に記録するようになっている。また、上記露光に際してストロボ115を使用する場合には、露出制御ドライバ117を制御してストロボ115に発光開始、停止の各制御信号を送ることによりストロボ115を発光させるものである。

【0019】なお、CCD撮像素子105の駆動制御は、CCDドライバ106から出力される各種駆動信号(電荷移送パルスTG、垂直駆動パルス、水平駆動パルス、さらには基板バイアス電圧VSUB等)を用いて行われる。CCDカラー撮像素子105は例えば縦型オーバーフロードレイン構造を用いたインターライン型のものであり、マトリクス配置された電荷蓄積部と、水平および垂直にそれぞれ配置された電荷転送部(垂直電荷転送路、水平電荷転送路)とを備えている。

【0020】電荷移送パルスTGが出力されると、各電荷蓄積部と垂直電荷転送路との間に設けられた転送ゲートが開き、各電荷蓄積部から対応する垂直電荷転送路に電荷が移送される。その際、基板バイアス電圧VSUBに重畳される電荷排出パルスと電荷移送パルスTGの出力タイミングの相対関係により、実質的な露光時間の制御が行われる。垂直電荷転送路の駆動は垂直駆動パルスによって行われる。また基板バイアス電圧VSUBは電荷蓄積部のオーバーフローレベルを規定するために用いられる。オーバーフローレベルを越える過剰電荷はオーバーフロードレインに排出される。

【0021】本実施形態のデジタルカメラ100に於いては、以下に詳述する基板バイアス電圧VSUBの可変設定制御に関する動作を除けば、通常のデジタルカメラと同様の動作および制御が行われるものであって、そのような公知の部分については説明を省略する。

【0022】システムコントローラ112には、本実施 形態の特徴とする基板バイアス電圧VSUBの可変設定 制御を行うための機能として、駆動モード制御部201 およびオーバーフローレベル制御部202が設けられて いる。

【0023】駆動モード制御部201はCCD撮像素子105からの画素電荷の読み出しを制御するためのものであり、通常駆動モードと、n加算駆動モードとを有している。前述したように、通常駆動モードはCCD撮像素子105の各画素電荷を個別に読み出すための駆動制御モードであり、またn加算駆動モードはCCD撮像素子105の各画素電荷を垂直方向に所定数nだけ加算して読み出す駆動制御モードである。これら通常駆動モードおよびn加算駆動モードの駆動制御の様子を図2に示

す。

【0024】図2(a)は通常駆動モードにおける駆動タイミングを示している。水平ブランキング期間(H-BLK)毎に垂直駆動パルスφVを用いた1回の転送駆動が実行され、垂直転送路から水平転送路に1ライン分の電荷が転送される(各垂直転送路毎に1画素)。垂直転送路の転送には例えば周知の4相駆動方式などを用いることができる。

【0025】一方、図2(b)はn加算駆動モード(ここで、n=4)における駆動タイミングを示している。水平ブランキング期間(H-BLK)毎に垂直駆動パルス ϕ Vを用いた4回の転送駆動が実行され、垂直転送路から水平転送路に4ライン分の電荷が転送される(各垂直転送路の縦方向の4画素)。

【0026】水平転送路の駆動はn加算駆動モードにおいても通常駆動モードと同様に実行される。これにより、n加算駆動モードでは、垂直方向に1/nに圧縮された画像が高速に読み出されることになる。本実施形態では、n加算駆動モードによる読み出し制御は、本撮影に先立って行われる例えばAF(自動合焦点)やAE(自動露出補正)処理などのために利用される。もちろん、LCD画像表示系111への撮像画像の動画表示(EVF)に利用することもできる。

【0027】なお、n加算駆動モードの発展形として、 CCDカラー撮像素子105における色コーティングパ ターンを考慮したり、感度を適当に調節する目的で、垂 直転送に先立って行われる電荷蓄積部から垂直転送路へ の電荷移送に際して、垂直転送路から水平転送路への転 送時に加算されるnラインのうちの特定のm(≦n)ラ インだけを選択的に移送する「m/n加算駆動」を使用 することもできる(「n加算駆動」を特殊な場合すなわ ちm=nの「n/n加算駆動」として含む)が、本実施 形態ではこれらの駆動を使用する際の画素電荷加算数が 本質的な意味をもつため、m/n加算駆動を用いる場合 にはmに着目すれば良いことから、以下本明細書では説 明を簡単化するためにm=nの場合すなわち上記n加算 駆動のみを取り上げて論ずるものとする。従ってm/n 加算駆動に対して本発明を適用する場合はmをもって請 求項におけるnに読み替えるべきものである。

40 【0028】オーバーフローレベル制御部202は、前述の基板バイアス電圧VSUBにより定まる電荷蓄積部のオーバーフローレベルOFLを可変設定するためのものであり、通常駆動モード時とn加算駆動モード時とで基板バイアス電圧VSUBを異なる値に設定する制御を行う。さらに、n加算駆動モードにおいては、そのnの値に応じて、基板バイアス電圧VSUBの設定値が可変設定されることになる。

【0029】図3には、本実施形態の撮像素子105として利用される、縦型オーバーフロードレイン構造のインターライン型CCDの断面構造が示されている。n型

30

半導体基板 4 0 0 は接合の浅い P ウェルの第 1 領域 4 0 1 と接合の深い P ウェルの第 2 領域 4 0 2 で形成されている。第 1 領域 4 0 1 の接合 n 型領域が形成された領域部分はフォトダイオード、いわゆる光電変換領域(電荷蓄積部) 4 0 3 として作用する。

【0030】第2領域402は埋込みチャネル404からなる垂直シフトレジスタ即ち転送電極405が形成される。その主面は絶縁層406を介して転送電極405が配置されている。光電変換領域403と埋込みチャネル404は高いp型不純物層からなるチャネルストップ領域407によって分離されている。

【0031】また光電変換領域 403と対応する埋込みチャネル 404は間にトランスファーゲート領域 408が配置されている。さらに、光電変換領域 403以外は金属層 409で遮光されている。ブルーミング抑制はN型半導体基板 400と、Pウェルの第1領域 401及び第2領域 402との接合に逆バイアス電圧である基板バイアス電圧 VSUB411を印加し、光電変換領域 403直下のPウェルの第1領域 401を完全に空乏化(空乏層化)することにより実現される。

【0032】図4には、基板バイアス電圧VSUBに対する電荷蓄積部の飽和信号量(オーバーフローレベルOFL)の変化特性が示されている。図示のように、基板バイアス電圧VSUBの絶対値を大きくすることにより、オーバーフローレベルOFLを低下させることができる。

【0033】次に、図5を参照して、画素加算数(n)と基板バイアス電圧VSUBの設定値との具体的な関係について説明する。

【0034】図5(a)は、非加算時(n=1の通常駆動モード時)におけるデフォルトの基板バイアス電圧VSUB値(9 V)に対するオバーフローレベル(740 mV)を基準値とし、その基準値から各n 画素加算時における基板バイアス電圧VSUBの設定値を決定する場合の例である。

【0035】この場合、n=2つまり2画素加算時には、電荷蓄積部のオーバーフローレベルが非加算時の1/2の値(370mV)となるような基板バイアス電圧VSUBの値(12.2V)が図4の特性から算出され、それが基板バイアス電圧VSUBの設定値として使40用される。同様に、n=4つまり4画素加算時には、電荷蓄積部のオーバーフローレベルが非加算時の1/4の値(185mV)となるような基板バイアス電圧VSUBの値(14.5V)が設定値として使用される。

【0036】水平転送路の飽和レベルは少なくとも電荷蓄積部のオーバーフローレベルの標準的設定値(740mV)以上であるのが一般的であるので、このように非加算時のオバーフローレベル(740mV)を基準に、非加算時と加算時の画素加算数の比のみで基板バイアス電圧VSUBの設定値を決定しても、水平カブリノイズ

の発生を確実に防止することができる。また、この方式の場合、CCD105のオーバーフローレベルOFLと水平転送路の飽和レベルSatHとの相対関係がどのようなものであるかについては一切考慮する必要がない。 【0037】図5(b) は、水平転送路の飽和レベルSatHと電荷蓄積部のオバーフローレベルOFLとの比率 k(k=SatH/OFL) をも考慮して、各n 画素加算時における基板バイアス電圧VSUBの設定値を決定する場合の例である。この場合、各n 画素加算時における基板バイアス電圧VSUBの設定値は、オバーフローレベルが

 $7.4.0 \times k/n$

となるような値に決定される。例えば、k=1. 4の場合には、2画素加算時にはオーバーフローレベルが518mVとなるような基板バイアス電圧VSUBの値(10.8V)がVSUB設定値として使用される。同様に、4画素加算時には、電荷蓄積部のオーバーフローレベルが254mVとなるような基板バイアス電圧VSUBの値(13.5V)がVSUB設定値として使用される

【0038】このように電荷蓄積部のオーバーフローレベルと水平転送路の飽和レベルとの相対関係を考慮して基板バイアス電圧VSUBの設定値を決定することにより、VSUBの可変設定幅を少なく抑えることができるので、VSUBを大きく変化させることによって生じる危険のある不具合、例えば実効感度の低下や分光特性の変化等の発生、を防止することが可能となる。

【0039】次に、図6のフローチャートを参照して、 基板バイアス電圧VSUBの設定動作について説明する。

【0040】まず、撮像のためのCCD駆動に先立ち、CCD駆動モード(通常駆動モード、n加算駆動モード)の判定が行われる(ステップS11)。通常駆動モード時、つまりn=1の比加算時には、基板バイアス電圧VSUBは標準値に設定される(ステップS12)。一方、n加算駆動モード時には、前述の図5(a)または図5(b)の方法により、nの値に応じた基板バイアス電圧VSUBの値が求められ(ステップS13)、その値に基板バイアス電圧VSUBの値が求められ(ステップS13)。

【0041】 このようにして基板バイアス電圧VSUBの設定値が決定された後、CCD撮像素子105の露光 および画素電荷読み出しのためのCCD駆動制御動作が実行される(ステップS15)。

【0042】以上のように、本実施形態においては、基板バイアス電圧VSUBの可変設定によってOFLを適正値に制御することにより、垂直転送路への画素電荷の入力の前に画素蓄積部にて蓄積電荷量の上限値をnに応じて制限することが可能となるので、垂直転送路に十分50な余剰電荷対策がなされてないCCDを使用する場合で

あっても、水平カブリノイズを招くことなくn加算駆動による高速・高感度駆動を行うことが可能となる。

【0043】なお、本実施形態においては、画素電荷読み出しのためのCCD駆動モードとして通常駆動モードと n加算駆動モードの双方を有する電子カメラを例示して説明したが、本実施形態のVSUB可変制御は、n加算駆動モードによって画素加算読み出しのみを行う電子カメラに対しても適用することができる。すなわち、n加算駆動モードのみを使用する電子カメラであっても水平転送路の余剰電荷に対する対策には限界があるのが通常であるので、あるライン数以上の加算読み出しを行うと、水平カブリノイズの問題が生じる場合がある。nの値に応じたVSUB可変制御を行うことにより、この問題を解決することができる。

【0044】また、基板バイアス電圧VSUBの設定値に対する電荷蓄積部のオーバーフローレベルの変化特性はCCD毎にばらつく場合があるので、使用するCCDに関する変化特性を実測し、その実測値に基づいてn加算駆動モードにおける基板バイアス電圧VSUBの設定値に関する調整情報を生成して、それをEEPROM118に予め記憶しておくようにしてもよい。この場合、調整情報としては、変化特性に関するデータそのものを記憶しても良いし、あるいは各nの値に対して算出した適正なVSUBの値を示すデータを記憶してもよい。

[0045]

【発明の効果】以上説明したように、本発明によれば、 電荷蓄積部のオーバーフローレベルを定める基板バイア* *ス電圧VSUBの可変制御により、画素加算駆動に伴う 擬似信号(水平カブリノイズ)の発生を防止できるよう になり、画質劣化の無い画素加算駆動を実現することが 可能となる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係わるデジタルカメラの 構成を示すブロック図。

【図2】同実施形態で用いられる通常駆動モードとn加 算駆動モードを説明するためのタイミングチャート。

10 【図3】同実施形態で用いられるCCDの構造の一例を 示す断面図。


【図4】同実施形態で用いられるCCDのオーバーフローレベル変化特性を示す図。


【図5】同実施形態における画素加算数(n)と基板バイアス電圧VSUBの設定値との関係を説明するための図。

【図6】同実施形態における基板バイアス電圧VSUBの設定動作を説明するためのフローチャート。

【符号の説明】

- 20 101…レンズ系
 - 105…CCDカラー撮像素子
 - 106…CCDドライバ
 - 112…システムコントローラ
 - 1 1 8 ··· 不揮発性メモリ (EEPROM)
 - 201…駆動モード制御部
 - 202…オバーフローレベル設定部





フロントページの続き

F ターム(参考) 4M118 AA05 AB01 BA13 CA02 DA03 DB15 FA06 FA12 FA26 FA33 FA44 5C022 AA13 AB31 AB52 AC42 5C024 BX01 CX12 GY01 GZ04 GZ25 JX30